本站4月15日消息，AMD正式宣布，代號為Venice（威尼斯）的第六代AMD EPYC（霄龍）處理器成為業界首款完成流片（tape out），并采用臺積電先進2nm（N2）制程技術的高效能運算（HPC）產品。
據悉，AMD董事長兼CEO蘇姿豐近日造訪中國臺灣，于14日拜訪最大合作伙伴臺積電。現場，蘇姿豐與臺積電董事長兼總裁魏哲家一起手持Venice CCD，共同宣布了里程碑的一刻。
AMD表示，Venice預計將在2026年如期上市，有望早于傳統使用臺積電最新節點用戶的蘋果。
據悉，第六代EPYC Venice預計將基于Zen 6 架構，采用臺積電最新的N2（2nm 級）制造工藝打造。
有關Venice處理器的規格和CCD的細節，目前一概欠奉。但既然該芯片已經流片并啟動，這意味著CCD已成功啟動并通過基本功能測試和驗證。
蘇姿豐表示：“多年來，臺積電一直是AMD重要的合作伙伴，我們與臺積電的研發和制造團隊進行了深入合作，使AMD能夠始終如一地提供領先的產品，突破高性能計算的極限。 作為臺積電N2制程以及臺積電亞利桑那州晶圓21廠的首位HPC客戶，充分展現了我們如何緊密合作，共同推動創新并提供先進技術，為未來運算注入動能。”
臺積電的N2制程是首個依賴全環繞柵極 （GAA） 納米片晶體管的工藝技術。恒定電壓下可將功耗降低 24%、35%，性能提高15%，同時與上一代 N3（3nm級）相比，晶體管密度提高1.15倍。
AMD宣布上消息之前，Intel基于其18A工藝打造的下一代至強Clearwater Forest處理器（將與臺積電的N2競爭）已推遲到明年上半年發布。
另外，AMD宣布，第五代AMD EPYC CPU（現款）已在亞利桑那州鳳凰城附近的Fab 21工廠成功啟用和驗，未來可以在美國生產。
鄭重聲明：本文版權歸原作者所有，轉載文章僅為傳播更多信息之目的，如作者信息標記有誤，請第一時間聯系我們修改或刪除，多謝。
