本站6月2日消息，半導體產(chǎn)業(yè)正面臨前所未有的技術(shù)挑戰(zhàn)，芯片流片成功率降至歷史新低！
據(jù)電子設(shè)計自動化工具（EDA）公司西門子數(shù)據(jù)顯示，芯片首次設(shè)計定案（Tape-out，流片）成功率降至歷史新低的14%，相較于兩年前的24%明顯下降。
換而言之，十家芯片設(shè)計公司中，有八家都會在首次流片時遭遇失敗。
IC設(shè)計從業(yè)者分析，這主要源于芯片復雜度提升、企業(yè)開發(fā)模式轉(zhuǎn)變等因素，未來專業(yè)分工、委托ASIC公司打造將成趨勢。
Tape-out（流片）對芯片設(shè)計而言，猶如生死攸關(guān)的考驗，是指將設(shè)計完成的芯片方案交給晶圓代工廠生產(chǎn)樣品，檢驗設(shè)計是否符合預期，是芯片研發(fā)的關(guān)鍵里程碑。
一旦失敗，不僅前期投入的數(shù)千萬元研發(fā)成本付諸流水，更可能錯失市場先機。
鄭重聲明：本文版權(quán)歸原作者所有，轉(zhuǎn)載文章僅為傳播更多信息之目的，如作者信息標記有誤，請第一時間聯(lián)系我們修改或刪除，多謝。
